Tavola-disegno-6@8x-100-scaled
Tavola-disegno-6@8x-100-scaled
Tavola-disegno-5-copia-3@8x-100-scaled
Tavola-disegno-5-copia-5@8x-100-scaled
Tavola-disegno-5-copia-6@8x-100-scaled
Tavola-disegno-5-copia@8x-100-scaled
Tavola-disegno-5-copia-8@8x-100-scaled
Tavola-disegno-3@8x-100-scaled
Tavola-disegno-5-copia-7@8x-100-scaled
Tavola-disegno-5-copia-7@8x-100-scaled
previous arrow
next arrow

Tavola-disegno-6@8x-100-scaled
Tavola-disegno-6@8x-100-scaled
Tavola-disegno-5-copia-3@8x-100-scaled
Tavola-disegno-5-copia-5@8x-100-scaled
Tavola-disegno-5-copia-6@8x-100-scaled
Tavola-disegno-5-copia@8x-100-scaled
Tavola-disegno-5-copia-8@8x-100-scaled
Tavola-disegno-3@8x-100-scaled
Tavola-disegno-5-copia-7@8x-100-scaled
Tavola-disegno-5-copia-7@8x-100-scaled
previous arrow
next arrow

Tavola-disegno-6@8x-100-scaled
Tavola-disegno-6@8x-100-scaled
Tavola-disegno-5-copia-3@8x-100-scaled
Tavola-disegno-5-copia-5@8x-100-scaled
Tavola-disegno-5-copia-6@8x-100-scaled
Tavola-disegno-5-copia@8x-100-scaled
Tavola-disegno-5-copia-8@8x-100-scaled
Tavola-disegno-3@8x-100-scaled
Tavola-disegno-5-copia-7@8x-100-scaled
Tavola-disegno-5-copia-7@8x-100-scaled
previous arrow
next arrow

Infineon presenta circuiti integrati di nuova generazione per gate driver isolati a doppio canale

da | 19 Mag, 23 | News |

I nuovi gate driver possono essere utilizzati in molte applicazioni, come l’elaborazione ad alte prestazioni, gli inverter solari, i sistemi di accumulo di energia, gli azionamenti dei motori, le applicazioni alimentate a batteria, gli SMPS per server e telecomunicazioni e la ricarica dei veicoli elettrici. Utilizzando le tecnologie piĆ¹ recenti, come i MOSFET di potenza a supergiunzione (silicio SJ) e carburo di silicio (SiC) nello stadio PFC totem-pole e gli interruttori di potenza al nitruro di gallio (GaN) per il funzionamento dello stadio DC-DC ad alta tensione, gli attuali alimentatori a commutazione (SMPS) da 3,3 kW possono raggiungere densitĆ  di potenza di 100 W/pollice3. La gestione digitale degli stadi PFC e DC-DC e l’utilizzo delle opzioni ottimali di pilotaggio dei gate sono essenziali per massimizzare l’efficienza e la robustezza. Per soddisfare i piĆ¹ moderni requisiti di progettazione e applicazione, Infineon Technologies offre l’ultima iterazione della famiglia di prodotti EiceDRIVERā„¢, circuiti integrati di pilotaggio per gate a doppio canale e isolati galvanicamente. Questa famiglia di prodotti offre una soluzione completa per varie applicazioni, comprendendo diversi tipi di blocco di sottotensione (UVLO), livelli di isolamento e opzioni di package. Il nuovo portafoglio combina una robusta tecnologia di isolamento, conforme ai piĆ¹ recenti requisiti di isolamento, con parametri elettrici eccezionali, estendendo la durata del progetto per ottenere un’elevata efficienza e un funzionamento affidabile in un’ampia gamma di temperature. Questi driver possono essere utilizzati in molte applicazioni, come l’informatica ad alte prestazioni, gli inverter solari, i sistemi di accumulo di energia, gli azionamenti dei motori, le applicazioni alimentate a batteria, gli SMPS per server e telecomunicazioni e la ricarica dei veicoli elettrici.

La nuova generazione di EiceDRIVER incorpora pacchetti DSO a 14 pin per un maggiore creepage da canale a canale rispetto al suo predecessore. Presenta un tempo di avvio UVLO, un tempo morto e una protezione shoot-through piĆ¹ rapidi. Inoltre, possiede una tecnologia di isolamento affidabile, conforme ai piĆ¹ recenti standard di isolamento (VDE 0884-11, IEC 60747-17). Inoltre, ĆØ disponibile in pacchetti LGA 4Ɨ4 mm2 estremamente piccoli, che consentono di risparmiare fino al 36% dell’area nelle applicazioni a bassa tensione. Uno degli aggiornamenti piĆ¹ significativi ĆØ l’isolamento galvanico nei circuiti integrati del driver del gate, ora certificato IEC 60747-17. Questa certificazione garantisce che questi componenti soddisfino i piĆ¹ elevati standard di sicurezza e siano pronti per 20 anni di funzionamento. La possibilitĆ  di saturazione del trasformatore di rete ĆØ eliminata grazie alla riduzione del tempo di avvio dell’UVLO (2s contro 5s). I nuovi circuiti integrati sono dotati di un esclusivo circuito di bloccaggio dell’uscita, che utilizza una strategia di bloccaggio attivo dell’uscita per bloccare rapidamente il rumore in uscita anche quando il canale ĆØ “inattivo”. Quando l’alimentazione del gate driver ĆØ ancora al di sotto della soglia UVLO durante l’avvio con boot-strapped, questo ĆØ il metodo piĆ¹ adattabile per prevenire pericolosi incidenti di shoot-through a mezzo ponte. L’hardware dei nuovi circuiti integrati di pilotaggio dei gate include una protezione shoot-through (STP) e un controllo del tempo morto (DTC) personalizzabili. Queste caratteristiche di sicurezza di secondo livello offrono un’ulteriore sicurezza per garantire un funzionamento sicuro e affidabile. Inoltre, il design all’avanguardia del packaging elimina i pin non necessari precedentemente indicati come “no connect”. Questa caratteristica rende piĆ¹ semplice per i progettisti creare i loro circuiti con valori di isolamento da canale a canale piĆ¹ elevati e una maggiore libertĆ  di layout della scheda.

Condividi questo articolo

Categorie

Archivi

Apri la chat
1
Ciao come possiamo aiutarti?
Ciao come possiamo aiutarti?